Компания IBM разработала новую архитектуру чипов "nanostack", позволяющую разместить на площади размером с ноготь почти 100 миллиардов транзисторов. Эта технология обещает значительное повышение производительности и энергоэффективности.
IBM представила новую архитектуру чипов "nanostack", которая позволяет разместить на площади размером с ноготь почти 100 миллиардов транзисторов. Это почти вдвое увеличивает плотность размещения по сравнению с предыдущими разработками компании.
Новая технология "nanostack" получила название "суб-нанометровой" (0.7 нанометра или 7 ангстрем). IBM заявляет, что она обеспечивает производительность, которую можно было бы ожидать от теоретических чипов с физическими элементами меньше 1 нанометра.
Архитектура "nanostack" предполагает вертикальное размещение транзисторов в шахматном порядке. Она основана на нанолистовых транзисторах, разработанных IBM ранее, и используется для создания 2-нанометровых чипов.
Базовый элемент "nanostack" состоит из двух соединенных транзисторов, каждый из которых включает три нанолиста толщиной 5 нанометров. Расстояние между нанолистами составляет около 9 нанометров.
По прогнозам IBM, "nanostack" может повысить вычислительную производительность на 50% или увеличить энергоэффективность на 70% по сравнению с предыдущим поколением 2-нанометровых чипов.
На симпозиуме VLSI 2026 IBM также продемонстрировала улучшение масштабирования статической оперативной памяти (SRAM) на 40% благодаря новой архитектуре. Это важно для приложений искусственного интеллекта, требующих высокой скорости.
IBM занимается исследованиями и разработками, а не массовым производством. Компания сотрудничает с производителями, такими как Rapidus и Samsung, для коммерциализации своих технологий. Ожидается, что коммерческие чипы на основе "nanostack" могут появиться в производстве в течение пяти-десяти лет.
